Tag: verilog

Categories
FPGA

Habibie Award untuk Pakar Chipset Indonesia

JAKARTA, KOMPAS.com – Badan Pengkajian dan Penerapan Teknologi (BPPT) menganugerahi BJ Habibie Technology Award 2010 kepada Dr Eko Fajar Nurprasetyo, pendiri industri desain chipset pertama di Indonesia.

Dr Eko Fajar Nurprasetyo (paling kiri)

“Kami memandang sangat perlu memberi penghargaan kepada para pelaku teknologi di seluruh tanah air dalam rangka meningkatkan daya saing dan kemajuan bangsa,” kata Kepala BPPT Dr Marzan Azis Iskandar saat memberi sambutan pada BJ Habibie Technology Award 2010 di BPPT Jakarta, Selasa (28/9/2010) malam.

Pada Penganugerahan Award yang telah diselenggarakan untuk ketiga kalinya sejak 2008 itu, hadir dalam penganugerahan tersebut mantan Presiden RI dan Menristek BJ Habibie, serta Menristek Suharna Surapranata.

Eko yang sebelumnya telah berjaya di sebuah perusahaan semi konduktor Sony LSI di Jepang pulang ke tanah air dan memulai usahanya di bawah logo Versatile Silicon Technology, perusahaan desain IC pertama di Indonesia bersama beberapa temannya dari ITB. Pada 2008 ia bergabung dengan Xirka perusahaan nasional dan satu-satunya di Asia Tenggara yang mendesain chip untuk Wimax.

Ia menyatakan yakin bahwa 5-10 tahun lagi Indonesia akan mampu memproduksi chipset sendiri secara massal di Indonesia. “Untuk saat ini kami masih memproduksinya di Jepang, dan dipasarkan di Jepang dan beberapa negara lain,” katanya.

Eko mengatakan, satu pabrik chip membutuhkan investasi sampai Rp 10 triliun, karena itu membangun pabrik chip di Indonesia masih memiliki hambatan besar. Ia mengatakan, harga produksi chipset sangat rendah tapi bisa dijual sangat mahal, karena itu jika Indonesia bisa memproduksi sendiri kebutuhan dalam negerinya, maka akan banyak devisa yang bisa dihemat.

Namun demikian untuk diproduksi massal, ujarnya, baru akan untung jika produksi sudah mencapai di atas 500 ribu unit. Eko yang memperoleh penghargaan dalam bentuk cek Rp25 juta itu selain mendesain chip untuk wimax, juga mendesain chip untuk server, untuk signal processing, dan untuk scanner.

Maju Indonesia-ku dengan FPGA dan chipset!!

Categories
FPGA

Abstraksi dan Sintesis VHDL – VHSIC Hardware Description Language

VHDL is a language for describing digital electronic systems. It arose out of the United States Government’s Very High Speed Integrated Circuits (VHSIC) program, initiated in 1980. In the course of this program, it became clear that there was a need for a standard language for describing the structure and function of integrated circuits (ICs). Hence the VHSIC Hardware Description Language (VHDL) was developed, and subsequently adopted as a standard by the Institute of Electrical and Electronic Engineers (IEEE) in the world. – Peter J. Ashenden

Abstraksi VHDL

VHDL dapat menggambarkan berbagai tingkat abstraksi yang berbeda-beda, mulai dari fungsi-fungsi sampai ke tingkat gerbang-gerbang-nya. Abstraksi artinya menyembunyikan implementasi detail, misalnya seorang perancang dapat menyatakan perkalian dua bilangan (A = B * C) dengan beberapa cara:

  • Menggunakan operator “*” dalam VHDL, yaitu a<=b*c;
  • Merancang pengali atau multiplier pada aras gerbang (gate level);
  • Merancang pengali pada aras layout (layout level).

Contoh di atas menunjukkan bahwa suatu fungsi dapat diimplementasikan pada tiga tingkat abstraksi yang berbeda: RTL (Register Transfer Level), Logika (aras gerbang) dan Layout.

Continue reading “Abstraksi dan Sintesis VHDL – VHSIC Hardware Description Language”
Categories
FPGA

Prototipe Kunci Digital Berbasis FPGA menggunakan VHDL dan Verilog

Dewasa ini sistem keamanan rumah menjadi hal yang penting untuk diperhatikan. Saat ini kunci konvensional yang masih dipakai secara luas dinilai kurang praktis dan aman. Berdasarkan hal ini telah dirancang sebuah kunci digital. Dengan kunci digital ini, masing-masing pengguna tidak perlu membawa kunci satusatu, cukup mengingat nomor PIN saja. Kunci digital ini juga lebih mudah diganti PIN-nya sewaktu-waktu.

Kunci digital dirancang berbasis FPGA. Rancangan dibuat dalam modulmodul dengan deskripsi VHDL dan Verilog, kemudian digabungkan secara skematik dengan perangkat lunak MAX+PlusII. Rancangan telah berjalan dengan baik pada piranti Altera FLEX-10K.

Kunci digital yang berhasil dibuat cukup aman karena dapat diset hingga satu juta kombinasi angka masukan. Rancangan yang dibuat hanya menggunakan sumber daya blok logika pada FPGA, sedangkan blok embeded-nya tidak digunakan. Rancangan dengan VHDL membutuhkan 243 sel logika sedangkan rancangan dengan Verilog membutuhkan 270 sel logika.

(informasi selengkapnya bisa diunduh disini)