Algoritma kriptografi AES merupakan algoritma yang sering digunakan dalam menjaga kerahasiaan data. Kerahasiaan data merupakan parameter utama pengamanan data di berbagai sistem. Keamanan data dapat dicapai dengan mengkolaborasikan algoritma AES dengan algoritma kriptosistem lainnya. Oleh karena itu,perangkat keras pengeksekusi algoritma AES dengan sumber daya terbatas menjadi sangat penting.
Penelitian ini mengusulkan rancang bangun purwarupaperangkat keras untuk eksekusi algorima AES yang mengutamakan pemakaian sumber daya optimalmenggunakan FPGA tanpa mengorbankan kecepatan eksekusi. Pengoptimalan sumber daya ditempuh dengan merancang perangkat keras untuk enkripsi dengan dekripsi yang saling berbagi sumber daya, menggunakan arsitektur iteratif pada level putaran, arsitektur pipeline pada level transformasi, dan lebar data 32 bit.
Purwarupa perangkat keras pada penelitian ini menggunakan FPGA Xilinx Spartan®-6 Seri (XC6LX16-CS324) hasil pemodelan telah berhasil melakukan proses enkripsi dan dekripsi. Efisiensi perangkat keras yang dicapai adalah 1,94Mbps/Slice, sedangkan lewatan yang diperoleh adalah 308,96Mbps. Dengan pemakaian sumber daya hanya 6% dari yang tersedia pada FPGA.
December 8th, 2015 at 9:09 am
Menarik sekali Pak, salam kenal saya dari CAH YOGYA website informasi anak muda Jogja yang dibuat oleh mahasiswa UGM. Kalau berkenan bisa tukar blogroll/blogpost
February 17th, 2016 at 4:34 pm
terimakasih artikelnya sanagt bermanfaat buat saya yang kebetulan sedang mencari referensi ini
March 15th, 2016 at 8:32 pm
Artikel yang sangat bermanfaat
March 22nd, 2016 at 12:02 pm
Selamat siang,artikel yang bermnfaat,semoga bisa menjdi inprirasi
October 1st, 2016 at 9:46 pm
sangat bermanfaat
March 12th, 2018 at 9:44 pm
artikel dengan tulisan/ulasan yang menarik ya ini
April 18th, 2018 at 11:37 am
thank u for sharing
May 14th, 2018 at 12:00 pm
thank you for sharing. it’s so helpful
November 26th, 2018 at 10:23 pm
terimakasih informasinya
February 23rd, 2019 at 9:25 pm
thank you for sharing. it’s so helpful